ASIC Physical Design Engineer, Senior

О позиции

Positron AI создаёт ускорители ИИ-вывода (inference accelerators), спроектированные с нуля для низколатентных высокопроизводительных задач крупных языковых моделей. Вы будете участвовать в физической реализации первого поколения ASIC Asimov и будущих продуктов компании, работая над сложными задачами в области timing, power и signal integrity на передовых технологических узлах.

Чем заниматься

• Участие во floorplanning, macro placement и power planning для дизайнов ИИ-ускорителей
• Управление clock tree synthesis, place and route и routing optimization до timing closure
• Работа над signal integrity, IR/EM closure, ECO implementation и metal fill
• Поддержка tapeout signoff для deliverables физической реализации
• Разработка методологии для power grids, power/ground tiles и bump planning
• Конгестный анализ и wire estimation для ранних решений по floorplan
• Партиционирование и иерархическая реализация сложных многоблочных дизайнов
• Выполнение implementaton flows на базе Innovus для assigned blocks
• Применение опыта в Innovus, ICC2, Tempus, PrimeTime, Voltus, RedHawk, Calibre
• Закрытие timing, power, area, congestion, DRC, LVS, EM, IR, yield для owned blocks

Что ждут

• 5–8 лет опыта в physical design от floorplanning до tapeout
• Опыт участия в одном или нескольких advanced-node tapeouts
• Сильная экспертиза в Innovus и/или ICC2 implementation flows
• Глубокое понимание физической реализации: floorplanning, clock tree synthesis, timing, power closure
• Поддержка signoff по timing, power и смежным метрикам качества

Будет плюсом

• Опыт работы с дизайном AI accelerators
• Знание больших массивов SRAM
• Опыт работы с SerDes и LPDDR интерфейсами
• Знакомство с chiplet архитектурами и 2.5D advanced packaging

Условия

• Комплексное медицинское страхование (medical, dental, vision) за счёт компании
• Неограниченный оплачиваемый отпуск (unlimited PTO)
• 13 оплачиваемых праздников
• Удалённая работа (remote-first culture) с предоставлением ноутбука и офиса
• Конкурентоспособная зарплата и опционы (equity)
• 401(k) с match со дня трудоустройства
• Поддержка H-1B visa transfers для eligible кандидатов
• Возможность строить методологию с нуля для нового класса AI accelerators

Навыки

• Innovus
• ICC2
• Tempus
• PrimeTime
• Voltus
• RedHawk
• Calibre
• Floorplanning
• Clock Tree Synthesis
• Place and Route
• Timing Closure
• Power Closure
• Signal Integrity
• IR Drop Analysis
• EM Verification
• ECO
• DRC
• LVS
• Chip Implementation
• Physical Design
• Advanced Node Design
• Tapeout
• SRAM
• SerDes
• LPDDR
• 2.5D Packaging
• Chiplet Architecture

Могут спросить на собеседовании

1. Расскажите о вашем опыте участия в advanced-node tapeouts — какие были ключевые вызовы?
2. Как вы подходите к timing/power co-optimization на поздних стадиях проекта?
3. Опишите случай, когда вам пришлось исправлять критический defect после signoff or late-stage change
4. Как вы обеспечиваете convergence решения при конфликте между power и performance goals?
5. Какие инструменты и техники вы используете для раннего обнаружения congestion и IR issues?