Senior FPGA Prototyping Engineer

О позиции

Вы станете ключевым связующим звеном между дизайном ASIC, прошивками, ПО и системной интеграцией. Ваша работа охватывает весь жизненный цикл кремния — от предкремниевых FPGA-платформ для ранней интеграции железа и ПО до посткремниевой отладки и автоматизации тестирования. K2 Space строит самую крупную и высокомощную спутниковую платформу с планами масштабирования до 100 спутников в год и запусков начиная с 2027 года.

Чем заниматься

• Разработка FPGA-прототипов для ранней интеграции ASIC, разработки прошивок и системной валидации
• Создание аппаратных платформ для разработки командным софтом и firmware до первого кремния
• Поддержка first-silicon bring-up, отладки и функциональной валидации
• Разработка автоматизированной инфраструктуры валидации для characterizition кремния и регрессионного тестирования
• Конфигурация и валидация цифровых интерфейсов: высокоскоростной Ethernet SerDes, SPI, UART, GPIO и периферийных интерфейсов
• Разработка FPGA-генераторов трафика, protocol checkers и тестовых приложений для валидации интерфейсов
• Отладка проблем на уровне RTL, firmware, ПО, FPGA-прототипов и кремния с использованием симуляции и лабораторного оборудования
• Тесное взаимодействие с командами ASIC Design, Verification, Firmware, Software, Systems и DFT

Что ждут

• Бакалавр или магистр в Electrical Engineering, Computer Engineering или смежной области
• Опыт работы с FPGA более 5 лет на Verilog/SystemVerilog и AMD/Xilinx FPGA tools
• Глубокое понимание архитектуры ASIC разработки и цифровых систем
• Опыт FPGA-прототипирования для ASIC разработки
• Опыт firmware/software enablement и hardware bring-up
• Навыки hardware debugging с JTAG, осциллографами, логическими анализаторами, protocol analyzers
• Уверенное владение Python и скриптами для автоматизации и инфраструктуры тестирования

Будет плюсом

• Опыт работы в networking, communications или satellite systems
• Опыт работы с embedded processor (ARM или RISC-V)
• Опыт разработки hard real-time embedded systems (bare-metal или RTOS)
• Валидация high-speed digital interfaces включая Ethernet, SerDes протоколы, SPI, UART
• Опыт silicon bring-up через JTAG, логические анализаторы, осциллографы

Условия

• Базовая зарплата $120,000–$225,000 годовых + equity компании
• Комплексный пакет benefits: оплачиваемый отпуск, медицинское/стоматологическое/зрение страхование
• Страховка жизни, оплачиваемый parental leave
• Многие другие perks
• Работа в Series D-backed компании с более чем $1 billion funding

Навыки

• FPGA Development
• Verilog
• SystemVerilog
• Xilinx Vivado
• AMD Xilinx FPGAs
• ASIC Design
• Digital System Architecture
• Hardware Debugging
• JTAG
• Python
• Automated Testing
• Ethernet
• SerDes
• SPI
• UART
• GPIO
• Logic Analyzer
• Oscilloscope
• Protocol Analyzer
• RTL Debugging
• Firmware
• Embedded Systems
• ARM
• RISC-V

Могут спросить на собеседовании

1. Опишите ваш наиболее сложный опыт работы с FPGA-прототипированием для ASIC разработки.
2. Как вы подходите к отладке проблемы, которая возникает только после first silicon?
3. Какой опыт у вас есть в разработке автоматизированной инфраструктуры тестирования на Python?
4. Расскажите о вашем опыте работы с высокоскоростными интерфейсами (SerDes, Ethernet).
5. Как вы обеспечиваете совместимость между различными командами (ASIC, Firmware, Software)?