Expert Logic Design Engineer

О позиции

Мы — компания по разработке пользовательских продуктов Ciklum, поддерживающая международные организации и растущие стартапы в решении их самых сложных бизнес-задач. Наш клиент является инновационной технологической компанией, разрабатывающей продвинутые системы управления и измерения для квантовых вычислений. Вы будете играть ведущую техническую роль в архитектуре, проектировании и оптимизации следующего поколения FPGA и ASIC-based платформ управления, работая в тесном сотрудничестве с архитекторами системы, инженерами верификации и специалистами по оборудованию.

Чем заниматься

• Ведение архитектуры, микроархитектуры и RTL-реализации сложных высокопроизводительных цифровых подсистем FPGA/ASIC
• Проектирование и оптимизация высококонфигурируемой ультра-низкозадержечной цифровой логики с использованием SystemVerilog
• Взаимосвязь end-to-end разработки цифрового IP от требований системы до реализации и интеграции
• Принятие архитектурных решений для оптимизации timing performance, задержек, использования ресурсов и энергоэффективности
• Решение сложных задач timing closure, clock-domain crossing, синхронизации и оптимизации критических путей
• Разработка продвинутых архитектур цифровой обработки и управления, включая конвейеры сигнальной обработки и детерминированное реальное время
• Определение интерфейсов hardware-software и сотрудничество с командами архитектуры для эффективной интеграции
• Работа с инженерами верификации для определения стратегий проверки и обеспечения функционального покрытия
• Рецензирование RTL-дизайнов, выявление архитектурных рисков и предоставление технического наставничества
• Содействие эволюции FPGA-платформ и разработка переиспользуемого цифрового IP для будущих ASIC-реализаций

Что ждут

• Степень бакалавра или магистра в Electrical/Computer Engineering или equivalent practical experience
• 6+ лет профессионального опыта в сложном FPGA или ASIC digital logic design
• Экспертный уровень владения SystemVerilog RTL design (обязательно)
• Расширенный опыт определения цифровых архитектур и микроархитектур для сложных hardware систем
• Подтверждённый track record самостоятельной delivery сложных digital IP или subsystems от specification до implementation
• Глубокое понимание RTL optimization, logic synthesis, static timing analysis (STA), timing closure
• Сильный опыт оптимизации цифровых designs для deterministic latency, high clock frequencies, resource utilization, power efficiency
• Продвинутые знания synchronous digital design, CDC, clocking architectures, hardware interfaces
• Сильное понимание FPGA и/или ASIC development methodologies и implementation constraints
• Опыт simulation-based verification и debugging сложных цифровых систем
• Способность evaluate architectural trade-offs, решать сложные technical issues и направлять implementation decisions
• Сильные технические leadership, analytical и communication skills
• Владение английским на уровне для effective collaboration в international engineering team

Будет плюсом

• Расширенный опыт с AMD/Xilinx FPGA архитектурами, особенно AMD Versal
• Продвинутый опыт с AMD Vivado, FPGA implementation и timing closure
• Знакомство с Synopsys VCS, Siemens Questa и related verification/debugging tools
• Опыт ASIC digital IP development и FPGA-to-ASIC design considerations
• Опыт проектирования сложных DSP pipelines, waveform generation engines, real-time control architectures
• Глубокое понимание deterministic nanosecond-scale timing и synchronization
• Опыт с high-speed interfaces такими как AXI, PCIe, DDR или proprietary interconnects
• Опыт с performance, area, power (PPA) optimization
• Знание Python, Tcl или других языков для EDA workflow automation
• Опыт проведения technical design reviews или mentoring senior engineers
• Бэкграунд в quantum computing, semiconductor development, telecommunications, high-performance instrumentation или similar advanced technology domains

Условия

• Гибкий график работы
• Возможность удалённой работы / home office option
• 5 недель отпуска
• 5 дней больничного
• Multisport Card
• Оплата питания (meal allowance)
• Внутренние тренинги, включая workshops и seminars
• Оплачиваемые сертификации и технические/soft-skills training
• Возможность участия в международных конференциях
• Свежие фрукты, кофе и еженедельный командный завтрак в офисе
• Программа лояльности бонусов после 5, 10, 15 и более лет работы в компании
• Программа реферальных бонусов
• Корпоративные мероприятия: тимбилдинг, outdoor activities, рождественская вечеринка, health week, летнее мороженое и многое другое
• Гибридные и удалённые форматы работы в офисах Праги, Градец-Кралове и Злина

Навыки

• SystemVerilog
• RTL Design
• FPGA Design
• ASIC Design
• Digital Logic Design
• Static Timing Analysis
• Clock Domain Crossing
• AMD Xilinx FPGA
• Vivado
• Synopsys VCS
• Questa Simulator
• Signal Processing Pipelines
• AXI Protocol
• PCIe
• DDR Controller
• Python
• Tcl
• PPA Optimization
• Microarchitecture Design
• Hardware Software Interfaces

Могут спросить на собеседовании

1. Расскажите о самом сложном случае timing closure, с которым вам приходилось сталкиваться, и как вы его решили?
2. Как вы подходите к architectural trade-offs между производительностью, площадью и энергопотреблением при проектировании FPGA?
3. Какой опыт у вас есть с квантовыми технологиями или системами управления сверхнизкой задержки?
4. Опишите ваш подход к координированию work между architects, software developers и hardware specialists.
5. Какие best practices вы применяете для обеспечения quality и scalability ваших digital IP блоков?